저자 전거 검색

공유
인쇄
공유
전자책
일시적인 사용자 캐싱을 위한 RISC-V 멀티코어 아키텍처 = RISC-V multi-core architecture for temporary caching
표제/저자사항 일시적인 사용자 캐싱을 위한 RISC-V 멀티코어 아키텍처 = RISC-V multi-core architecture for temporary caching / 장형욱
발행사항 대전 : 과학기술연합대학원대학교, 2021
형태사항 PDF96 p.
주기사항 지도교수: 이재진
학위논문: 학위논문(박사) -- 科學技術聯合大學院大學校, ICT專攻, 2021
서지: 참고문헌: p. 85-93
언어: 영어 요약 있음
다른 형태자료: 상세보기
분류기호 한국십진분류법-> 567 듀이십진분류법-> 621.382
출처 국립중앙도서관 바로가기
MODS 보기 목록
담당부서 : 국가서지과 (02-590-6339)
위로