기사
다단 논리합성을 위한 성능 구동형 회로 다단기 = Performance-driven multi-levelizer for multilevel logic synthesis
표제/저자사항 다단 논리합성을 위한 성능 구동형 회로 다단기 = Performance-driven multi-levelizer for multilevel logic synthesis / 李載興, 鄭正和
형태사항 p. 132-139: 삽도; 26 cm
주기사항 수록자료: 電子工學會論文誌. A. 大韓電子工學會. 30卷 11號(1993년 11월), p. 132-139 30:11<132 상세보기 ISSN 1016-135X
저자: 이재흥, 정회원, 한양대학교 전자공학과
저자: 정정화, 정회원, 한양대학교 전자공학과
출처 국립중앙도서관 바로가기
담당부서 : 국가서지과 (02-590-6339)
위로