기사
시간 제한 조건을 가진 자유 선택 신호 전이 그래프로부터 비동기 회로의 합성 = Synthesis of asynchronous circuits from free-choice signal transition graphs with timing constraints
표제/저자사항 시간 제한 조건을 가진 자유 선택 신호 전이 그래프로부터 비동기 회로의 합성 = Synthesis of asynchronous circuits from free-choice signal transition graphs with timing constraints / 정성태, 정석태
형태사항 p. 61-74; 30 cm
주기사항 수록자료: 정보처리학회논문지.A. 한국정보처리학회. 9-A권 1호(2002년 3월), p. 61-74 9-A:1<61 상세보기 ISSN 1598-2831
저자: 정성태, 정회원:원광대학교 컴퓨터및정보통신공학부 교수
저자: 정석태, 정회원:원광대학교 컴퓨터및정보통신공학부 교수
출처 국립중앙도서관 바로가기
담당부서 : 국가서지과 (02-590-6339)
위로