기사
위성체용 2비트 오류검출 및 1비트 정정 FPGA 구현 = (A)SEC-DED implementation using FPGA for the satellite system
표제/저자사항 위성체용 2비트 오류검출 및 1비트 정정 FPGA 구현 = (A)SEC-DED implementation using FPGA for the satellite system / 노영환, 이상용
형태사항 p. 228-234 ; 30 cm
주기사항 수록자료: 제어·자동화·시스템공학 논문지. 제어·자동화·시스템공학회. 제6권 2호(2000년 2월), p. 228-234 6:2<228 상세보기 ISSN 1225-9845
저자: 노영환, 우송대학교 컴퓨터전자정보공학부
저자: 이상용, 우송대학교 컴퓨터전자정보공학부
출처 국립중앙도서관 바로가기
담당부서 : 국가서지과 (02-590-6339)
위로