기사
전류모드 CMOS를 사용한 병렬 3치 승산기 설계 = (The)design of parallel ternary-valued multiplier using current mode CMOS
표제/저자사항 전류모드 CMOS를 사용한 병렬 3치 승산기 설계 = (The)design of parallel ternary-valued multiplier using current mode CMOS / 沈載煥, 卞基寧, 尹炳熙, 李相睦, 金興壽
형태사항 p. 39-47 ; 26 cm
주기사항 수록자료: 電子工學會論文誌. SC. 大韓電子工學會. 39권 2호(2002년 3월), p. 39-47 39:2<39 상세보기 ISSN 1229-6392
저자: 심재환, 정회원, 인하대학교 전자공학과
저자: 변기영, 정회원, 인하대학교 전자공학과
저자: 윤병희, 정회원, 인하대학교 전자공학과
저자: 이상목, 정회원, 인하대학교 전자공학과
저자: 김흥수, 정회원, 인하대학교 전자공학과
출처 국립중앙도서관 바로가기
담당부서 : 국가서지과 (02-590-6339)
위로