기사
새로운 bit-serial 방식의 곱셈기 및 나눗셈기 아키텍쳐 설계 = Design of a new bit-serial multiplier / divider architecture
표제/저자사항 새로운 bit-serial 방식의 곱셈기 및 나눗셈기 아키텍쳐 설계 = Design of a new bit-serial multiplier / divider architecture / 邕壽煥, 鮮于明勳
형태사항 p. 17-25 ; 26 cm
주기사항 수록자료: 電子工學會論文誌. C. 大韓電子工學會. 제36권 3호(1999년 3월), p. 17-25 36:3<17 상세보기 ISSN 1226-5853
저자: 옹수환, 정회원, 아주대학교 전기전자공학부
저자: 선우명훈, 정회원, 아주대학교 전기전자공학부
출처 국립중앙도서관 바로가기
담당부서 : 국가서지과 (02-590-6339)
위로