기사
VLSI 회로연결선의 효율적 해석을 위한 거시 모형 = Macromodels for efficient analysis for VLSI interconnects
표제/저자사항 VLSI 회로연결선의 효율적 해석을 위한 거시 모형 = Macromodels for efficient analysis for VLSI interconnects / 白宗欽, 金錫潤
형태사항 p. 13-26 ; 26 cm
주기사항 수록자료: 電子工學會論文誌. C. 大韓電子工學會. 제36권 5호(1999년 5월), p. 13-26 36:5<13 상세보기 ISSN 1226-5853
저자: 백종흠, 정회원, 숭실대학교 컴퓨터학과
저자: 김석윤, 정회원, 숭실대학교 컴퓨터학과
출처 국립중앙도서관 바로가기
담당부서 : 국가서지과 (02-590-6339)
위로