주제명검색

공유
인쇄
공유
주제정보 MARC보기 LOD
클록[clock]
KSH1998043806
용어범주주제어
관련 창작물3건
용어설명-
용어관계※ 용어관계도는 PC화면에서 확인하시기 바랍니다. 용어 관계도
관계유형
영어(1)
상위어(1) 하위어(2) 관련어(14)
관계 동의어 · 유사어 · 외국어
동의어 · 유사어 · 외국어
관계 영어(ENG)
제목 clock
관계 관계주제어
관계 주제어
관계 상위어(BT)
제목 신호 발생기[信號發生器]
관계 하위어(NT)
제목 제어 클록[制御--]
관계 하위어(NT)
제목 클록 개폐 제어 기구[--開閉制御機構]
관계 관련어(RT)
제목 클록 레벨[clock level]
관계 관련어(RT)
제목 클록 레지스터[clock register]
관계 관련어(RT)
제목 클록 발진기[--發振器]
관계 관련어(RT)
제목 클록 사이클[clock cycle]
관계 관련어(RT)
제목 클록 속도[--速度]
관계 관련어(RT)
제목 클록 신호[--信號]
관계 관련어(RT)
제목 클록 신호 발진기[--信號發振器]
관계 관련어(RT)
제목 클록 인터럽트[clock interrupt]
관계 관련어(RT)
제목 클록 제어 시스템[--制御--]
관계 관련어(RT)
제목 클록 주파수[--周波數]
관계 관련어(RT)
제목 클록 타이밍[clock timing]
관계 관련어(RT)
제목 클록 판독 제어 장치[--判讀制御裝置]
관계 관련어(RT)
제목 클록 펄스[clock pulse]
관계 관련어(RT)
제목 클록 펄스 발진기[--發振器]
창작물
번호 제목 저자 발행년도 발행처
창작물
번호 1
제목 다중위상 클록발생기 기반의 프로그램 가능한 디지털 주파수 합성기 = A programmable digital frequency synthesizer based on multi-phase clock generator
저자 신승훈
발행년도 2017
발행처 구미 : 금오공과대학교, 2017
번호 2
제목 높은 정확도의 패킷 네트워크 클록 동기화 시스템 설계 = Design of a clock synchronization system over packet switched networks
저자 선문대학교 주관연구기관 한지호[1979-] 주관연구책임자
발행년도 20200330
발행처 [세종] : [과학기술정보통신부], 20200330
번호 3
제목 다중-위상 출력 클록을 가지는 125 MHz CMOS 클록 발생기 = A 125 MHz CMOS clock generator with multi-phase output clock
저자 이필호
발행년도 201312
발행처 구미 : 금오공과대학교 대학원, 201312
맨 처음 페이지로 이동 이전 페이지로 이동
/ 총 페이지 1 이동
다음 페이지로 이동 맨 마지막 페이지로 이동

상세검색

주제명 전거 상세검색 -저자명, 전거제어번호, 생성시기, 범주, 창작물 부여 여부로 구성
주제명
전거제어번호
생성시기 -
범주 (중복선택가능)
창작물 부여 여부

용어 관계도

[상위어]
신호 발생기[信號發生器]
[주제어]
클록[clock]
[동의어]
영어 (ENG)clock
[관련어]
클록 레벨[clock level]
클록 레지스터[clock register]
클록 발진기[--發振器]
클록 사이클[clock cycle]
클록 속도[--速度]
클록 신호[--信號]
클록 신호 발진기[--信號發振器]
클록 인터럽트[clock interrupt]
클록 제어 시스템[--制御--]
클록 주파수[--周波數]
클록 타이밍[clock timing]
클록 판독 제어 장치[--判讀制御裝置]
클록 펄스[clock pulse]
클록 펄스 발진기[--發振器]
[하위어]
제어 클록[制御--]
클록 개폐 제어 기구[--開閉制御機構]

MARC 보기

MARC 다운로드
담당부서 : 국가서지과 (02-590-6361)
위로