주제명검색

공유
인쇄
공유
전자책
Video clock synthesizer 를 가진 2.7-/1.62-gbps displayport PHY 설계 = Design of 2.7-/1.62-gbps displayport PHY with video clock synthesizer
표제/저자사항 Video clock synthesizer 를 가진 2.7-/1.62-gbps displayport PHY 설계 = Design of 2.7-/1.62-gbps displayport PHY with video clock synthesizer / Won-SeokSeo
발행사항 서울 : 서울시립대학교 대학원, 2013
형태사항 PDFiv, 65 p.
주기사항 학위논문(석사) -- 서울시립대학교 대학원, 전자전기컴퓨터공학과, 2013
분류기호 한국십진분류법-> 004
주제명 display   
출처 국립중앙도서관 바로가기
MODS 보기 목록
담당부서 : 국가서지과 (02-590-6361)
위로